(Revisar)
Teniendo en cuenta que ahora nosotros nos basamos en el flanco de bajada del clock para variar las salidas, podemos analizar que sucede cuando el flanco de bajada de nuestro clock coincide con el flanco de bajada o de subida de la entrada “J”.En ambos casos no fijamos el instante donde el flanco de bajada del clock comienza, y en ese instante nos fijamos que valor tiene “J”.
En el caso A, cuando comienza el flanco de bajada del clock “J” esta en “1”, por lo que “Q=1”.
En el caso B, cuando comienza el flanco de bajada del clock “J” esta en “0”, por lo que “Q=1”.
En ambos casos no fijamos el instante donde el flanco de bajada del clock comienza, y en ese instante nos fijamos que valor tiene “J”.
En el caso A, cuando comienza el flanco de bajada del clock “J” esta en “1”, por lo que “Q=1”.
En el caso B, cuando comienza el flanco de bajada del clock “J” esta en “0”, por lo que “Q=1”.
Teniendo en cuenta que ahora nosotros nos basamos en el flanco de bajada del clock para variar las salidas, podemos analizar que sucede cuando el flanco de bajada de nuestro clock coincide con el flanco de bajada o de subida de la entrada “J”.En ambos casos no fijamos el instante donde el flanco de bajada del clock comienza, y en ese instante nos fijamos que valor tiene “J”.
En el caso A, cuando comienza el flanco de bajada del clock “J” esta en “1”, por lo que “Q=1”.
En el caso B, cuando comienza el flanco de bajada del clock “J” esta en “0”, por lo que “Q=1”.
En ambos casos no fijamos el instante donde el flanco de bajada del clock comienza, y en ese instante nos fijamos que valor tiene “J”.
En el caso A, cuando comienza el flanco de bajada del clock “J” esta en “1”, por lo que “Q=1”.
En el caso B, cuando comienza el flanco de bajada del clock “J” esta en “0”, por lo que “Q=1”.
Flip-Flop-Delay
Aplicaciones:
a) Conforma la Señal.
b)?
c) Actúa como Conversor serie paralelo.
Señal Conformada:
Aquí el FFD igualó todos los pulsos, aunque perdí algunos datos (D).
La señal que ahora sale esta conformada, todos los 1 y 0 duran lo mismo.
Si yo no quisiese perder tantos datos lo que tendría que hacer es aumentar la frecuencia del clock, aumentarían la cantidad de flancos de bajada por tiempo y así tomaría más datos.
Registro de desplazamiento: (el segundo FFD toma la salida de Qo, ose en D1 entra Qo)
La señal que ahora sale esta conformada, todos los 1 y 0 duran lo mismo.
Si yo no quisiese perder tantos datos lo que tendría que hacer es aumentar la frecuencia del clock, aumentarían la cantidad de flancos de bajada por tiempo y así tomaría más datos.
Registro de desplazamiento: (el segundo FFD toma la salida de Qo, ose en D1 entra Qo)
Podemos Observar
Podemos ver que Qo tiene el nuevo dato y Q1 tiene el dato anterior, por lo que podemos deducir que se produjo un desplazamiento donde yo tengo el dato nuevo en Qo y el dato anterior en Q1.
Este circuito me permite guardar 2 bits; el dato anterior y el nuevo.
Teniendo este circuito, voy a poder guardar tres datos.
Llegamos a la conclusión de que voy a guardar tantos bits, como Flip- Flops tenga.
Este circuito me permite guardar 2 bits; el dato anterior y el nuevo.
Teniendo este circuito, voy a poder guardar tres datos.
Llegamos a la conclusión de que voy a guardar tantos bits, como Flip- Flops tenga.
Conversor Serie Paralelo:
La computadora espera y guarda (a través de este circuito de FFD), X cantidad de bits, ej. 16. Cuando se acumularon los 16 bits (por lo que voy a necesitar 16 FFD) los envía. (También deberá de tener su propio “Clock Interno” para contar 16 bits y luego enviarlos).
Si fuesen 3 bits (o sea 3 FFD):
110 010 010 101 110 001
Llega un BIT, memoriza. Llega otro BIT memoriza (retiene en el circuito el nuevo y el anterior). Llega el tercer BIT, memoriza y retiene los tres Bits en el circuito. EN TONCES AHORA SI EL CLOCK HACE “PLIP” PASAN LOS TRES BITS EN PARALELOS. Luego todo comienza de vuelta, uno memoriza, dos memoriza, tres memoriza, plip envía en paralelo.
Nuestro nuevo circuito de CONVERSOR SERIE PARALELO, será:
En este circuito los FFD de “arriba” deben de hacer un PLIP (?) en el clock, después de que pasen los tres bits en el circuito de abajo (es por eso que el clock de los FFD de arriba son 1/3 de los de abajo). Así manda para arriba los tres bits memorizados en paralelo, para luego poder memorizar otros tres y repetir la cadena.
Martin Junger
No hay comentarios:
Publicar un comentario